|
小女子日前進行某項專案開發計畫，其中部份電路利用ICT之18CV8與標準CMOS
準位信號連接， 作為信號控制之用，不料竟無法正常工作，利用示波器觀察發現下列情形： |
|
1) 部份18CV8接腳為被規劃為DISABLE時，並未呈浮接狀態但比對規劃格式卻無誤（表示PEEL並未燒壞），此現象若更換其他18CV8重新燒錄可排除，原因何在？ 2) PEEL經常無端燒毀，觀察各腳電壓準位發現，部份外部信號因提供太多元件使用，約僅剩4.2V，是否因此造成PEEL發熱？ 3) 許多CMOS端元件動作均錯誤，經檢查準位發現，當PEEL只有一支腳為low其他保持high時，信號正確，動作亦正確，若其他PEEL腳也有H/L變化時，會造成信號不穩定，但變化量均未超過0.1v，是否PEEL元件不適合直接與CMOS元件相接？？ 王怡燕 |
|
A：看到上述的問題反應，我們馬上到資料室中翻閱相關的PLD資料，我們的建議及想法是這樣的： |
|
1. 大部份的PLD都是TTL相容的，所以它輸出1時，只要維持在2.4V以上就算符合規格。如果直接推動CMOS零件可能無法確認Hi的狀態，除非外加一個提升電阻。 2. PEEL經常損壞的問題我們曾經碰過，請先檢查電源開機的瞬間，其電壓上升的速度是否過慢，若是此刻PEEL輸入端的電壓高於電源電壓（有可能噢！），馬上產生Latch-up，再過半秒PEEL已經燙得不得了，如果不馬上關閉電源的話，該PEEL接下來就陣亡了。 3. 這個問題應該是輸出high/Low不明顯所導致的問題，應該詳細看電路，推斷是否有設計上的缺陷存在。 |
| 回到旗威科技交流網首頁 |